日月光 | Chiplet与光电共封装解决方案

2/07/2025，光纤在线讯，随着人工智能时代的到来，云服务和人工智能计算对连接性能的需求持续增长。当摩尔定律发展放缓时，数据传输率要求已经超过了单一半导体技术的进步速度。这种转变突显了异质整合技术在解决带宽瓶颈方面的重要性。目前，外包半导体封装测试(OSAT)不仅受到先进制程集成电路封装需求的推动，还受到硅基光电子和光电共封装等新兴技术的影响。日月光(ASE)公司推出了硅基光电子封装平台，设计用于提供创新解决方案，支持更先进的人工智能系统，同时确保高性能和能源效率[1]。

1、提升计算性能与能源效率的需求
      在快速发展的人工智能领域中，当前的训练周期主要包含三个核心过程：数据收集、数据连接和利用高性能计算(HPC)进行人工智能训练和推理。随着人工智能应用变得越来越复杂，现有的硬件架构在提高计算性能的同时，难以提升芯片间和输入输出端口的数据连接能源效率。

      
图1：人工智能训练的基本过程，数据收集、数据连接以及用于人工智能训练和推理的高性能计算。　　

2、人工智能Chiplet集成的先进封装技术
      人工智能硬件的第一次演进主要集中在使用先进异质整合封装技术来集成来自不同晶圆制程的Chiplet，特别是在逻辑和内存的集成方面。ASE提供高密度封装解决方案，满足人工智能和高性能计算应用中对更高带宽和更快数据传输速率的需求，包括2.5D和3D IC、扇出型芯片上基板(FOCoS)和FOCoS-Bridge技术。

    
图2：适用于人工智能和高性能计算应用的各种高密度封装解决方案，包括2.5D和3D IC、FOCoS及FOCoS-Bridge技术。　　

      2.5D封装技术使用硅中介层上的重布线层(RDL)连接Chiplet，线宽/线距(L/S)可达到0.5μm/0.5μm，适合高性能应用。FOCoS利用扇出型重布线无缝集成各种Chiplet，提供了一个经济高效的解决方案，线宽/线距范围从2μm/2μm到10μm/10μm。FOCoS-Bridge采用硅桥接技术在需要高速传输的区域连接不同芯片，同时在其他区域使用扇出型重布线。

3、光电子技术推进人工智能发展
      当前的高密度封装解决方案可以实现更高的输入输出密度，显著减少人工智能Chiplet之间的互连距离。这种设计可以使系统尺寸减少高达70%，同时将整体计算性能提高10倍。长期来看，理想的封装解决方案将涉及使用整片晶圆作为单个封装器件。

  
图3：从当前Chiplet集成能力到未来ExaFLOPS计算需求的发展过程。　　

4、光电共封装的复杂Assembly流程
      光电共封装正在成为未来人工智能硬件中的关键技术，主要用于人工智能集群中服务器的互连。在典型的光电共封装配置中，交换机ASIC位于中心位置，周围环绕着多个光电引擎。

     
图4：光电共封装的复杂Assembly流程，包括各种组件的集成和测试程序。　　

      先进的电子集成线路/光电子集成芯片集成解决方案电子集成线路和光电子集成芯片的集成代表了光电共封装技术的重要进展。主要有两种集成方法：

      
图5：电子集成线路/光电子集成芯片集成的两种主要方法：光电子集成芯片在上和光电子集成芯片在下的配置。　　

5、光纤集成与未来发展
      光电共封装技术的未来发展很大程度上取决于光纤到光电子集成芯片的有效集成。行业正在向使用垂直耦合器进行光学和光纤阵列单元Assembly的晶圆级Assembly发展。这种方法支持晶圆级测试，适应可拆卸的光纤阵列单元，并能更好地兼容密集波分复用系统。

      
图6：光纤-光电子集成芯片集成的各种方法，包括边缘耦合和光栅耦合方法。　　

      先进封装解决方案的成功很大程度上依赖于系统集成商、设计公司、晶圆厂和外包半导体封装测试供应商之间的合作。通过建立明确的规格并开发可靠的光电引擎解决方案，行业可以继续推进人工智能硬件的发展，最终实现更高效、更强大的计算系统。

参考来源
[1] V. Lin, "Advanced Packaging Evolution: Chiplet and Silicon Photonics-CPO," ASE Global, Technology Blog, Jan. 2024. [Online]. Available: https://ase.aseglobal.com/blog/technology/advanced-packaging-for-ai-chiplet-and-cpo/. [Accessed: Jan. 13, 2025].

整理来源：逍遥设计自动化