台积电：N2P和N2X IP已准备就绪 客户可设计性能增强的2nm芯片

11/25/2024，光纤在线讯，据tomshardware11月24 日报道，世界最大的晶圆代工厂台积电（TSMC）本周在欧洲开放创新平台（OIP）论坛上宣布，电子设计自动化（EDA）工具和第三方IP模块已为台积电性能增强型的N2P和N2X制程技术（2纳米级）做好准备。这意味着各种芯片设计厂商现在可以基于台积电第二代2nm级生产节点开发芯片，从而利用GAA晶体管架构和低电阻电容器的优势。

      
（图片来源：台积电）

      目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和电迁移工具，都已为台积电的N2P制造工艺做好准备。这些程序已经通过 N2P 工艺开发套件（PDK）版本 0.9 的认证，由于该工艺预计将于 2026 年下半年投入大规模生产，因此该版本 PDK 被认为足够成熟。

      
（图片来源：台积电）

      此外，第三方IP，包括标准单元、GPIO、SRAM编译器、ROM编译器、内存接口、SerDes和UCIe产品，现在可以从各种供应商以预硅设计套件的形式获得，这些供应商包括台积电本身、Alphawave、ABI、Cadence、Synopsys、M31和Silicon Creations。

      
（图片来源：台积电）

      与前代产品相比，TSMC 的 N2 系列工艺技术的改进主要在于纳米片全栅极（GAA）晶体管和超高性能金属-绝缘体-金属（SHPMIM）电容。

      纳米片 GAA 晶体管的优势是众所周知的：它们可以通过调整通道宽度来定制高性能或低泄漏操作。至于 SHPMIM 电容器，它旨在增强电源稳定性并促进片上解耦。据台积电称，SHPMIM 电容器的容量密度是其前代的两倍以上。与前代产品相比，它还将Rs片状电阻（欧姆/平方）降低了50%，而Rc通孔电阻也降低了50%。

      虽然所有 N2 系列生产节点都融合了这些优势，但与原来的 N2 相比，N2P 预计将提供额外的改进：与原来的 N2 相比，功耗降低 5%-10%（在相同的频率和晶体管数量下）或性能提高 5%-10%（在相同的功率和晶体管数量下）。而N2X 会拥有比 N2 和 N2P 更高的 FMAX 电压，这实际上确保了最需要它们的设备的性能进步：数据中心 CPU、GPU 和专用 ASIC。在 IP 级别，N2P 和 N2X 是兼容的，因此打算使用N2X的公司无需重新开发为N2P设计的任何东西。

      去年，台积电在欧洲OIP论坛上表示，其 N2 工艺技术的生态系统正取得进展，因为 EDA 工具和一些第三方 IP 已经通过了该合同芯片制造商的认证。在今年的 OIP 活动中，台积电宣布，主要供应商的所有EDA程序不仅通过了初代N2的认证，而且也通过了其改进版本N2P的认证，这是一个重要的里程碑。

参考来源：www.tomshardware.com