台积电硅光技术突破：1.6T CPO开始提供样品

1/03/2025，光纤在线讯，根据《经济日报》的报道，台积电在硅光子战略上取得了显著的进展，最近成功将共封装光学元件（CPO）技术与先进的半导体封装技术相结合。预计从2025年初开始提供样品，这一成就预示着台积电将在同年迎来1.6T光传输时代。据行业预测，博通和NVIDIA有望成为台积电这一解决方案的首批用户。

硅光子技术的时代可能在2025年正式开启。台积电与博通合作，利用3nm工艺技术成功研发了CPO技术中的关键组件——微环调制器（MRM）。这一成果为CPO技术与高性能计算（HPC）或AI应用的ASIC芯片的集成提供了可能，标志着从电信号到光信号传输的计算任务迈出了重要一步。

报告还提到了CPO模块生产面临的挑战，包括复杂的封装工艺和较低的良品率，这可能导致台积电将部分光学引擎（OE）封装工作外包给其他专业的封装供应商。

行业分析师指出，台积电的硅光子愿景是将CPO模块与CoWoS或SoIC等先进封装技术相结合，以消除传统铜互连的速度限制。台积电计划在2025年开始提供样品，1.6T产品将在下半年实现量产，并计划在2026年增加出货量。

《经济日报》引用业界消息称，NVIDIA计划从2025年下半年推出的GB300芯片开始采用CPO技术，随后的Rubin架构也将采用该技术，目的是突破目前NVLink 72互连技术的限制，提升通信质量，并解决HPC应用中的信号干扰和过热问题。




光学连接，尤其是硅光子学，预计将成为下一代数据中心连接的关键技术，特别是那些为高性能计算（HPC）应用设计的数据中心。随着对带宽需求的不断增长，仅依靠铜信号传输已不足以满足系统性能的需求。因此，包括台积电在内的多家公司正在开发硅光子学解决方案。台积电在2024年北美技术研讨会上展示了其3D光学引擎的路线图，并计划为台积电制造的处理器提供高达12.8 Tbps的光学连接。

台积电的紧凑型通用光子引擎（COUPE）采用SoIC-X封装技术，将电子集成电路堆叠在光子集成电路之上。该公司表示，SoIC-X技术能够在芯片间接口处实现最低阻抗，从而实现最高能效。EIC采用65nm工艺技术生产。

台积电的第一代3D光学引擎（COUPE）将集成到运行速度为1.6 Tbps的OSFP可插拔设备中，这一传输速率远超当前铜缆以太网标准（最高800 Gbps），显示了光互连在网络密集型计算集群中的直接带宽优势，以及预期的节能效果。

未来，第二代COUPE计划将光学器件与交换机共同封装到CoWoS封装中，将光学互连提升到主板级别。与第一代相比，第二代COUPE将支持高达6.40 Tbps的数据传输速率，且延迟更低。

台积电的第三代COUPE预计将进一步提升，将传输速率提高到12.8 Tbps，同时使光学连接更接近处理器。目前，COUPE-on-CoWoS正处于开发阶段，台积电尚未公布具体的目标日期。

此前，台积电并未涉足硅光子市场，而是将这一领域留给了GlobalFoundries等公司。但现在，凭借其3D光学引擎战略，台积电将进入这一市场，以弥补失去的时间。

本文整理自微信公众号“半导体行业观察”，原文链接：https://mp.weixin.qq.com/s/-DjW0SHq-DkBGnlDQsDRdQ