皮秒级暗战：深度解析高速信号完整性的“隐形杀手”

2/26/2025，光纤在线讯，在5G基站的核心芯片里，在数据中心的光模块中，甚至在你手中的智能手机主板内，每秒钟有超过万亿比特（Tbps）的数据以接近光的速度穿梭。这些信号的“赛道”仅有头发丝千分之一的宽度，而它们的“赛车”却需要以皮秒（1皮秒=1万亿分之一秒）为单位精准控制启停。一旦信号波形出现细微畸变，轻则引发数据有误码，重则导致系统宕机——这就是高速信号完整性（Signal Integrity, SI）测试的终极使命：在微观世界中守护每一次比特的完美跃迁。

       高速串行信号传输速率越来越高，很多电子工程师在电路设计过程中，经常碰见系统不稳定、间歇性的死机、不同产品兼容性差，经常出现误码，这些现象多半是信号完整性惹的祸。

       在高速数字系统（如PCIE5.0、USB4.0、DDR5、400G以太网等）中，信号完整性的好坏直接决定了整个系统的可靠性与性能上限。随着信号速率突破数十Gbps，微小的波形畸变、时序抖动或阻抗失配都可能引发灾难性错误。为了确保系统内模块之间及时、准确的数据传输，要满足高速传输的性能符合预期，信号完整性越来越重要，本文将从基础理论出发，深入探讨信号完整性的验证和分析。

      
在信号完整性验证和测试过程中，很多工程师会面临各种各样的问题：

抖动太大？
眼图太差？
误码太多？如何得到一个“漂亮”的眼图结果？
抖动每次测试的结果都不一致？
如何在系统设计中改善抖动指标？
接收端抖动容限和噪声容限怎么测试？
FFE/CTLE/DFE均衡设置和考量？

观看视频请点击链接：https://mp.weixin.qq.com/s/InMkG4bm_No2pk1_b_oRVQ

如何评估高速信号完整性？
       由于高速串行信号传输速率不断攀升，在电路设计过程中，工程师常常遇到诸多棘手问题，诸如：系统不稳定、间歇性的死机、不同产品兼容性差以及经常出现误码等，而这些现象多半是信号完整性的问题。依照信号传输的完整流程，分别针对 TX 端（发送端）、传输链路以及 RX 端（接收端）进行测试，便能够精准地定位问题根源，从而为后续的优化改进工作提供有力依据，确保高速传输系统的高效稳定运行。

       在高速信号传输链路中互连链路上任何一个环节的故障可能影响整个系统工作的效率以及稳定性，对于测试人员需要花费更多的成本去发现问题、定位问题、分析问题、解决问题。新标准逐渐从单一互连简单要求的基础上，额外增加协同整体要求。整个高速链路性能的评估，包括Tx发送端，传输链路，以及Rx接收端三大部分组成，发送、接收、电缆或者背板需要放在一个互连链路中评估。评估时按照时域、频域和其他进行不同仪表的选取。

      
信号完整性测试核心仪器
 ·    实时示波器（RT Scope）：利用高性能实时示波器和软件完成Tx发送端信号的抖动(Jitter)和眼图(Eye Diagram）以及一致性测试测试。

 ·    误码率测试仪（BERT）：利用误码仪的PPG创建压力眼（Stressed Eye）信号模拟极端环境，验证其接收端RX容限能力。

 ·    矢量网络分析仪（VNA）：信号在传输过程中，对不同速率其损耗不同，反射和串扰都可以导致信号的波形发生失真，导致眼图闭合。使用矢量网络分析仪（VNA）测量夹具和传输链路的 S 参数；利用TDR或VNA进行阻抗测试以及通过时域反射计（TDR）验证差分对的对称性，控制 Intra-pair Skew。

Tx发送端信号质量的评估
       在高速数字系统中，信号完整性（Signal Integrity, SI）是确保信号从发送端（Tx）到接收端（Rx）全程保持准确时序、幅度和形状的核心指标。随着数据速率从 1.25Gbps 跃升至 800Gbps 甚至更高，TX 发送端的信号质量直接影响整个系统的误码率、功耗以及稳定性。

TX 发送端的核心挑战(信号完整性的“三大杀手”)：
       1.高频衰减：信号的高频分量在传输链路中易受趋肤效应和介质损耗影响，导致眼图闭合。
       2.反射与串扰：阻抗不连续和相邻信号线的电磁耦合会引发波形畸变。
       3.抖动控制：总体抖动TJ，可能超出接收端容限。

TX 发送端信号质量的评估指标
1.波形完整性
波形完整性是衡量信号在传输过程中是否畸变的关键指标，主要包括以下参数：
 ·    过冲（Overshoot）与下冲（Undershoot）：由阻抗不匹配或反射、或者电源噪声引起，可能损坏器件或导致逻辑误判。例如，过冲超过器件耐压阈值时，可能触发保护电路动作。

 ·    振铃（Ringing）: 传输线中的电感、电容谐振效应导致信号在跳变后振荡，需通过优化终端匹配电阻或调整信号上升时间抑制。

 ·    单调性（Monotonicity）：信号上升沿/下降沿需保持单一方向变化，避免影响时序判断。

 ·    衰减（Attenuation）：高频信号因趋肤效应和介质损耗导致的幅度下降，可通过预加重（Pre-emphasis）或去加重（De-emphasis）技术补偿。

   
2.时序完整性
 ·    建立时间（Setup Time）与保持时间（Hold Time）：信号在时钟边沿前后需稳定保持的最小时间窗口，违反会导致数据采样错误。

 
 ·    时序抖动（Timing Jitter）：总体抖动（TJ）为随机抖动（RJ）和确定性抖动（DJ）。
 ·    确定性抖动（DJ）：DJ 包括周期性抖动（PJ）、码间干扰（ISI），占空比失真（DCD)。
 ·    随机抖动（RJ）：RJ 服从高斯分布且无界，需通过低噪声电源设计和屏蔽措施抑制。

  
3.电源完整性（PI）
PI 与 SI 紧密相连，电源噪声会直接耦合到信号路径。电源噪声是导致信号质量恶化的主要因素之一。电源完整性测试包括：

 ·    纹波与噪声：纹波一般控制在 5% 以内，过高的噪声会导致信号幅度波动和抖动增加，使用高带宽示波器测量电源轨的峰峰值噪声（通常需小于 50mVpp）。

 ·    同步开关噪声（SSN）：多路信号同时切换时，地弹和电源反弹会引入共模干扰，需通过去耦电容和低阻抗电源平面设计缓解。

  
4.抖动与眼图分析
抖动是高速信号中最难控制的参数之一。
 ·    抖动总抖动（TJ）= 随机抖动（RJ） + 确定性抖动（DJ）：TJ 需要满足协议规定的容限。

 ·    眼图测试：通过叠加多比特周期形成，直观反映信号幅度、抖动和噪声，眼高（Eye Height）和眼宽（Eye Width）是判断信号质量的黄金标准。

 ·    眼图模板测试：将实际眼图与协议标准模板（如 USB4 或 PCIe 的眼高/眼宽要求）对比，快速判断 Pass/Fail。

 ·    抖动分解：通过 TIE（Time Interval Error）分析，分离 RJ 和 DJ 成分。例如，泰克实时示波器的DPOJET抖动分析软件可自动生成双狄拉克模型，预测总抖动（TJ）。

            
Rx接收端测试
一、为什么要做Rx接收端测试？——高速信号的“最后一公里”挑战
       在高速数字系统中，接收端（Rx）是信号传输链路的最终环节，也是信号完整性问题爆发的“重灾区”。随着以太网速率从10G迈向800G甚至1.6T，USB4.0和PCIE6.0的速率突破64Gbps，高速信号在传输过程中面临损耗、反射、串扰等问题的多重夹击。即使发送端（Tx）和传输链路的设计近乎完美，接收端的微小偏差也可能导致系统误码率飙升，甚至完全失效。

       有趣的是，接收端的测试难点在于其“黑盒性”：芯片内部的均衡电路（如CTLE、DFE）、时钟恢复模块（CDR）等复杂结构无法直接观测，只能通过注入压力信号模拟极端环境，验证其容限能力。因此，抖动容限测试（JTOL）成为评估接收端Rx性能的“黄金标准”。

二、抖动容限测试的核心原理：如何“折磨”接收端？
1. 压力眼图：模拟真实世界的“最差情况”
       抖动容限测试的核心是生成“压力眼图”（Stressed Eye），即在信号中注入特定类型的抖动和噪声，模拟传输链路中最恶劣的环境。例如：
 ·    随机抖动（RJ）：源于热噪声等不可预测因素，呈高斯分布，无界特性使其成为“长期误码杀手。

 ·    确定性抖动（DJ）：包括周期性抖动（PJ）、码间干扰（ISI）等，与电路设计缺陷直接相关，可通过均衡技术部分补偿。

 ·    串扰噪声（BUJ）：相邻通道的干扰，尤其是高频信号下，近端和远端串扰可能叠加形成“噪声风暴”。

    
2. 测试流程：从校准到判据
通过高性能误码仪注入这些抖动，逐步增加压力，直到接收端误码率阈值，即可确定其抖动容限边界。

       使用高性能误码仪产生一个劣化（注入抖动）的眼图信号，俗称压力眼信号。压力眼信号的参数有明确规定,，在不同的规范中具体指标会有不同。通过校准后的压力眼会输入被测接收机进行抖动容限测试。中星联华SL3000B系列高性能误码仪可提供PJ、RJ、BUJ等抖动注入，可以为RX JTOL测试提供强力支持。

测试流程：
 ·    产生规范要求的抖动分量，在不同的频点上分别产生相应的抖动量；
 ·    将stressed信号注入DUT Rx；
 ·    统计DUT Tx端发出的信号的误码率是否达到要求。

      
      
      
       目前，中星联华的高性能误码仪是国内首个支持注入抖动和加噪声创建压力信号的高性能误码仪，也是目前国内首款能够满足接收端抖动容限JTOL和噪声容限ITOL测试的误码仪。其中可支持的注入抖动类型有低频正弦抖动、高频周期抖动、BUJ串扰抖动、RJ随机抖动以及SSC扩频时钟等；支持的噪声类型有CMI和DMI和BBN宽带白噪声，有效地解决“卡脖子”的难题。

高速信号完整性测试总结
       高速信号完整性验证和测试是高速系统设计的“守门人”，TX 发送端信号质量评估是需综合波形、时序、电源和抖动眼图等多维度参数。

       RX接收端抖动容限测试不仅是技术验证，更是对系统鲁棒性的终极考验。从压力眼生成到误码统计，每一步都需兼顾精度与效率。利用强大的测试工具——高性能误码分析仪，工程师得以在实验室中“预见”真实世界的信号”最差环境“，从而设计出真正可靠的高速系统。正如一位资深工程师所言：“好的接收端RX测试，就像给信号穿上防弹衣——它可能不会让系统跑得更快，但一定能让它活得更久。

       随着速率提升和协议复杂化，测试技术正向智能化、高集成度方向发展。工程师需紧跟技术演进，结合仿真与实测，确保信号从发送端到接收端的全程完整性。