Intel 1.6Tbps 硅光芯片展现下一代光器件方向
发布时间：2020-03-27 12:44:35 热度：4145
3/27/2020，光纤在线讯，硅光是OFC 2020大会的热门话题。本文介绍在这个领域一篇高分文章T3H.1，Saeed Fahtololoumi第一作者，Intel公司22人团队共同撰写的“面向光芯片与交换芯片混合光电封装的1.6Tbps硅光芯片”。
文章指出，从可插拔向CPO的转变将为未来5年发生，用来支持新的51.2Tbps交换节点。CPO的引入将大大缩小前面板光器件的尺寸，光器件将会放到与交换芯片同一封装内。这样做，会让SERDES以及整个器件功耗大幅度降低，交换芯片和光器件之间的距离会缩短到几十毫米之内，前面板的安装密度可以进一步提高。为了这个目标，这篇文章报道了Intel实现的1.6Tbps 混合光电封装硅光集成芯片。该芯片内含x16 1310nm光通道，每个通道支持106 Gbps PAM4。该芯片具有小尺寸，高激光器可靠性，低成本无源光纤阵列对准，低功耗等优点，未来可以作为1.6Tbps光模块的核心。16个这样的芯片组合在一起就是25.6Tpbs，从而可以和25.6Tbps交换芯片混合光电封装，如下图所示。
如图所示，该SiPIC的发射端采用32个混合DFB激光器，每个通道2个激光器。多出来的激光器用来备份，可以改善整个器件的寿命。接下来使用MZ开关在两个激光器中选择。被选择的激光输出采用微型环状调制器MRM（内置金属加热器控制环形腔响应，两个集成的Ge PD用来确定MRM的偏置点插入损耗）。调制后的光信号通过集成的光斑转换器SSC变成9微米模场直径，再同V槽耦合，支持同SMF28光纤的批量低损耗耦合。在接收端，输入光采用V槽同SiPIC和偏振不敏感SSC耦合，再直接连接高速Ge PD。
上图还给出了该芯片发射端和接收端不同的结构。该SiPIC中的DFB激光器采用Intel的混合硅光平台制作，III-V族裸芯片直接键合到带有光波导和布拉格光栅的SOI晶圆上。进一步的处理围绕对激光器的mesa（台面），接触和III-V的耦合用taper进行。试验表明，该激光器可以实现80摄氏度下20mW输出，功耗低于220mW。经过等效20年的寿命加速试验后，同样输出功率需要的偏置电流增加低于5%。SMSR可以大于45dB，RIN低于-145dB/Hz。
该SiPIC还集成了Ge-PD，这样可以减少暗电流，实现高响应度和高带宽。Ge在Si波导上生长，具有垂直的P-I-N结构。30摄氏度下，-2.6V电压下典型暗电流小于100nA。50欧姆终端和-1V偏压下最低工作带宽35GHz，TE模响应度0.75A/W，TM模响应度0.65A/W。进一步改善工艺有望将响应度提升到0.9A/W。
为实现硅光波导的对外耦合，在SSC阵列前还刻蚀了V槽阵列。基于主动耦合方案，SMF光纤到TE/TM SSC的耦合损耗在1310nm最高0.4dB，平均耦合损耗0.5dB。SSC面经过研磨，AR镀膜。实验中还采用了另外一种基于光刻工艺的V槽作为对比方案。
该SiPIC中的100Gbps PAM4 微环调制器MRM采用10微米半径环状结构，频谱范围6.7nm，消光比大于20dB，工作带宽大于40GHz。输出光波形采用商用DCA带SIRC滤波器测试，预加重下TDECQ 1.3dB，消光比4.6dB。
作为测试整个芯片的工具引入了一个控制环。通过改变SiPIC的温度来测试最后的性能。在45C/分钟变化下，实现了post-FEC BER无误码工作。
限于编辑知识能力，这篇文章的细节还难以清楚介绍。比如文章提到多出来的激光器没有带来额外的成本。从文章可以判断的是，Intel的硅光技术已经面向商业化做了很多工作，技术已经达到相当的成熟阶段。这篇文章介绍的技术无疑代表了Intel对下一代光器件的看法。
文章指出，从可插拔向CPO的转变将为未来5年发生，用来支持新的51.2Tbps交换节点。CPO的引入将大大缩小前面板光器件的尺寸，光器件将会放到与交换芯片同一封装内。这样做，会让SERDES以及整个器件功耗大幅度降低，交换芯片和光器件之间的距离会缩短到几十毫米之内，前面板的安装密度可以进一步提高。为了这个目标，这篇文章报道了Intel实现的1.6Tbps 混合光电封装硅光集成芯片。该芯片内含x16 1310nm光通道，每个通道支持106 Gbps PAM4。该芯片具有小尺寸，高激光器可靠性，低成本无源光纤阵列对准，低功耗等优点，未来可以作为1.6Tbps光模块的核心。16个这样的芯片组合在一起就是25.6Tpbs，从而可以和25.6Tbps交换芯片混合光电封装，如下图所示。
如图所示，该SiPIC的发射端采用32个混合DFB激光器，每个通道2个激光器。多出来的激光器用来备份，可以改善整个器件的寿命。接下来使用MZ开关在两个激光器中选择。被选择的激光输出采用微型环状调制器MRM（内置金属加热器控制环形腔响应，两个集成的Ge PD用来确定MRM的偏置点插入损耗）。调制后的光信号通过集成的光斑转换器SSC变成9微米模场直径，再同V槽耦合，支持同SMF28光纤的批量低损耗耦合。在接收端，输入光采用V槽同SiPIC和偏振不敏感SSC耦合，再直接连接高速Ge PD。
上图还给出了该芯片发射端和接收端不同的结构。该SiPIC中的DFB激光器采用Intel的混合硅光平台制作，III-V族裸芯片直接键合到带有光波导和布拉格光栅的SOI晶圆上。进一步的处理围绕对激光器的mesa（台面），接触和III-V的耦合用taper进行。试验表明，该激光器可以实现80摄氏度下20mW输出，功耗低于220mW。经过等效20年的寿命加速试验后，同样输出功率需要的偏置电流增加低于5%。SMSR可以大于45dB，RIN低于-145dB/Hz。
该SiPIC还集成了Ge-PD，这样可以减少暗电流，实现高响应度和高带宽。Ge在Si波导上生长，具有垂直的P-I-N结构。30摄氏度下，-2.6V电压下典型暗电流小于100nA。50欧姆终端和-1V偏压下最低工作带宽35GHz，TE模响应度0.75A/W，TM模响应度0.65A/W。进一步改善工艺有望将响应度提升到0.9A/W。
为实现硅光波导的对外耦合，在SSC阵列前还刻蚀了V槽阵列。基于主动耦合方案，SMF光纤到TE/TM SSC的耦合损耗在1310nm最高0.4dB，平均耦合损耗0.5dB。SSC面经过研磨，AR镀膜。实验中还采用了另外一种基于光刻工艺的V槽作为对比方案。
该SiPIC中的100Gbps PAM4 微环调制器MRM采用10微米半径环状结构，频谱范围6.7nm，消光比大于20dB，工作带宽大于40GHz。输出光波形采用商用DCA带SIRC滤波器测试，预加重下TDECQ 1.3dB，消光比4.6dB。
作为测试整个芯片的工具引入了一个控制环。通过改变SiPIC的温度来测试最后的性能。在45C/分钟变化下，实现了post-FEC BER无误码工作。
限于编辑知识能力，这篇文章的细节还难以清楚介绍。比如文章提到多出来的激光器没有带来额外的成本。从文章可以判断的是，Intel的硅光技术已经面向商业化做了很多工作，技术已经达到相当的成熟阶段。这篇文章介绍的技术无疑代表了Intel对下一代光器件的看法。
