OFC2020:贝尔实验室的单载波1.52Tbps传输到底是如何实现的？
发布时间：2020-03-18 11:25:36 热度：3043
3/18/2020，光纤在线讯，相干传输需要更快的DAC（数模转换）取样。基于SiGe器件，如今DAC的取样速率已经达到100GSs/s，而基于CMOS器件更可以达到120GSa/s。基于这些技术，如今已知的最高的符号率在100到105GBaud之间，继续提高符号率需要更快的DAC硬件。虽然每个维度一个DAC的传统方案更受欢迎，基于DAC的模拟复用AMUX来提高取样速率是另一种可行的方案。一篇文章采用2路DAC模拟复用实现了168GSa/s的取样速率。但是，采用2路DAC和AMUX方法来调制一维光信号却会影响信号的完整性，也会带来更高成本，更大尺寸和功耗。最近进行的一次基于每调制维度一个DAC的光传输试验实现了6.5bit每符号每偏振态的信息率，但是进一步提高这个指标却受到transponder物理特性的限制，诸如内在的最大SNR。不少单载波大于1Tbps的传输试验要不采用的单DAC方案，符号率比较低，要不采用多DAC方案，符号率高一些。相比之下，多DAC的方案可以实现更高的比特率，只是要牺牲信号完整性和信息率。贝尔实验室的这篇文章报道了一种新的基于SiGe的DAC方案，最大取样速率128GSa/s，8比特名义精度。基于这一DAC，他们实现了1.52Tbps下80公里在标准单模光纤的传输，中间带有EDFA。
本次试验所使用的DAC称为DAC5，是由Micram公司设计制造的，基于STMicroelectronics的BiCMOS055技术（高速双极性晶体管，fT=325GHz fMAX=375GHz），配合55nm CMOS工艺 基于12寸晶圆。6.04x5.14mm2的裸芯片被基于楔形邦定技术安装在罗杰斯公司RT/duroid 5880层压板上,然后在接到同轴1.85mm的连接器。模块总功耗每DAC 18W,支持128GSa/s。在DAC5的芯片内部，差不多一半面积是包含SRAM内存的数字单元，在其中最多512kSamples得到回放。在这个单元内还可以直接生成包含PRBS码型在内的不同硬编码测试信号可以直接生成。在数字单元的输出端数据被送入256：1的串行器（serializer），从而产生128Gbps的数据流。在DAC内部的DAC Core单元，这个数据流被转换称模拟的8bit精度的输出。此外还通过Serializer产生128Gbps NRZ数据码流并做不同的RF输出用来给其他触发测试使用。所有这些都被内部的串并行SPI接口控制。外部控制则通过基于Python API连接的电脑控制。
整个试验系统的设置如图。数据信号由安装在主板两面的2个SeGe DAC产生，取样速率128GSa/s，每符号1个取样。这种设计最小化了DAC输出之间的距离，也让与后面器件的连接距离最短。DAC输出通过SHF S804B放大后通过单偏振的铌酸锂IQ调制器（45GHz带宽），信号源是线宽小于100kHz的ECL外腔激光器。偏振复用由一个54ns的延迟和增加环节模拟。发送端DSP包括线性预加重的滤波器来补偿DAC和驱动响应。调制器反应由Waveshaper滤波器补偿。在接收端，信号被放大，滤波，应用到90度混合器，之后是均衡探测器（100GHz带宽）。四路输出波形由一个80GHz，256GSa.s实时示波器采集。最新的接收侧DSP 采用离线运行。
实际的单载波传输试验基于不同熵H的概率星系整形PCS格式，首先是B2B。在H=4bits/符号时，通用的互动信息GMI接近理论极限。在这个架构下，双偏振，64QAM,H=4，20.3dB OSNR，就意味着800Gbps，这可能是将来800G以太网的方案。在H=6.5到7.5之间，符号率随传输距离不等，最高实现了80公里SMF下1.52Tbps的传输。
在这篇文章之前，单载波的传输记录从2017年的1.2Tbps（300公里）,2019年的1.3Tbps （OFC与ECOC2019）。这一次的1.52Tbps是单载波光纤传输的新记录。从能理解的程度来看，贝尔实验室完成这一试验的关键在于新的DAC的设计和概率星系整形的配合。某种程度上，提升光纤传输能力的努力从软件设置又回到了硬件上。
原文参考OFC2020 PDP TH4c.2
本次试验所使用的DAC称为DAC5，是由Micram公司设计制造的，基于STMicroelectronics的BiCMOS055技术（高速双极性晶体管，fT=325GHz fMAX=375GHz），配合55nm CMOS工艺 基于12寸晶圆。6.04x5.14mm2的裸芯片被基于楔形邦定技术安装在罗杰斯公司RT/duroid 5880层压板上,然后在接到同轴1.85mm的连接器。模块总功耗每DAC 18W,支持128GSa/s。在DAC5的芯片内部，差不多一半面积是包含SRAM内存的数字单元，在其中最多512kSamples得到回放。在这个单元内还可以直接生成包含PRBS码型在内的不同硬编码测试信号可以直接生成。在数字单元的输出端数据被送入256：1的串行器（serializer），从而产生128Gbps的数据流。在DAC内部的DAC Core单元，这个数据流被转换称模拟的8bit精度的输出。此外还通过Serializer产生128Gbps NRZ数据码流并做不同的RF输出用来给其他触发测试使用。所有这些都被内部的串并行SPI接口控制。外部控制则通过基于Python API连接的电脑控制。
整个试验系统的设置如图。数据信号由安装在主板两面的2个SeGe DAC产生，取样速率128GSa/s，每符号1个取样。这种设计最小化了DAC输出之间的距离，也让与后面器件的连接距离最短。DAC输出通过SHF S804B放大后通过单偏振的铌酸锂IQ调制器（45GHz带宽），信号源是线宽小于100kHz的ECL外腔激光器。偏振复用由一个54ns的延迟和增加环节模拟。发送端DSP包括线性预加重的滤波器来补偿DAC和驱动响应。调制器反应由Waveshaper滤波器补偿。在接收端，信号被放大，滤波，应用到90度混合器，之后是均衡探测器（100GHz带宽）。四路输出波形由一个80GHz，256GSa.s实时示波器采集。最新的接收侧DSP 采用离线运行。
实际的单载波传输试验基于不同熵H的概率星系整形PCS格式，首先是B2B。在H=4bits/符号时，通用的互动信息GMI接近理论极限。在这个架构下，双偏振，64QAM,H=4，20.3dB OSNR，就意味着800Gbps，这可能是将来800G以太网的方案。在H=6.5到7.5之间，符号率随传输距离不等，最高实现了80公里SMF下1.52Tbps的传输。
在这篇文章之前，单载波的传输记录从2017年的1.2Tbps（300公里）,2019年的1.3Tbps （OFC与ECOC2019）。这一次的1.52Tbps是单载波光纤传输的新记录。从能理解的程度来看，贝尔实验室完成这一试验的关键在于新的DAC的设计和概率星系整形的配合。某种程度上，提升光纤传输能力的努力从软件设置又回到了硬件上。
原文参考OFC2020 PDP TH4c.2
