美信Maxim专稿：为QSFP-DD光收发器选择供电方案
发布时间：2019-03-07 17:39:50 热度：3378
3/7/2019，云计算、物联网和虚拟数据中心对以太网速度的要求越来越高，推动着光收发器市场快速增长。当前的10Gbps、40Gbps和100Gbps模块市场将很快被200Gbps和400Gbps模块超越。随着速度的提高，光收发器模块的功耗势必增大，同时其外形尺寸需要保持不变。这就给模块设计工程师带来巨大压力，要求其使用低功耗、高度集成的芯片。那么如何在狭小空间内提供更多功能的同时实现更高效地供电？本设计方案提出一种创新的电源管理系统，能够以较小的空间高效供电，且满足下一代光收发器的需求。
光网络接口
在光网络接口中，交换机(图1)和路由器等通信设备彼此相距较远(数千米)，采用光纤进行连接。交换机或路由器处理信息包，而带有光缆的收发器接口将接收到的光信号转换为电信号或由电信号转换成光信号。
图1.数据中心网络交换机上的SFP收发器模块，连接光缆
光收发器
光纤收发器(图2)是光纤传输网络的关键组件，采用小尺寸设计，集成集成光学组件支持高密度网络应用。
图2.用于网络交换机的光纤吉比特SFP收发器
光收发器模块(图3)主要包括发送器光学组件(TOSA)和接收器光学组件(ROSA)。TOSA由激光二极管、光接口、光电监测二极管、金属和/或塑料外壳、电气接口组成；ROSA由光电二极管、光接口、金属和/或塑料外壳、电气接口组成。互阻放大器(TIA)将光电二极管的电流转换为差分电压，供进一步处理。板载DSP/PHY负责通信协议的实施，而微控制器则配置DSP/PHY、光学组件和稳压器。模块电路由板载电源供电，该电源采用来自于主板的VCC (3.3V) 作为输入。3.3V电源经过滤波，消除收发器操作产生的电流尖峰。
图3.光收发器系统
最先进的QSFP-DD光收发器带宽提升到4倍、小尺寸且可插拔，有8种功率等级。等级越高，支持的数据率越高、电缆距离越长。举例说明，1级：峰值功率为1.5W、峰值电流为600mA时，通常可支持40Gbps速率，最远链路距离300m；7级：峰值功率为14W、峰值电流为5.6A时，预计可支持400Gbps，传输距离长达2km。8级功率最高(>14W、6A稳态电流)。
收发器电源
图4所示收发器电源网络标出了DSP/PHY数字、模拟和PLL供电电压的典型电流和电压范围，由多路输出稳压器(TRIPLE BUCK)供电。光学接口(激光驱动器、TIA、ROSA、TOSA)由1路稳压器(BUCK)供电。微控制器(MICRO)输入直接由3.3V供电。buck转换器必须具有高效率，以确保输入电源保持在模块对应等级的功率范围。
图4.收发器电源网络
多相结构
对于数字电路供电电源，要求高达8A峰值电流，两相错相工作的同步buck转换器是最佳方案，如图5所示。
图5.两相错相工作的Buck转换器
两相交错可确保降低纹波电流，进而降低电压纹波。每相工作频率较低时，可获得较低的总纹波电流。例如，图6所示占空比为33%时的两路180°错相调节器纹波电流，与2倍工作频率的单相方案相比，总纹波电流幅值降低一半。高频下的低输出电流纹波和电压纹波意味着输出可以使用更小电容，从而降低BOM。
图6.较低的两相电流纹波时间曲线
两相结构所需的输入电容也更少。总输入电流为两路错相电流之和(图7中的IIN1和IIN2)。此时，与单相操作相比，将总输入电流分散在整个时间内可降低输入电流的总RMS值，允许使用较小输入滤波电容。
图7.两相输出纹波电流及输出电流时间曲线
此外，当两种架构的输出纹波频率相同时，如图8所示，两相(2Φ，红色表示)比单相(1Φ，蓝色表示)效率更高。如果单相开关频率为双相开关频率(fSW)的两倍，单相架构也能实现高频、低电流纹波，但开关损耗较大。两种方法在一个周期内具有相同数量的跳变，但是两相转换器消耗的电流为单相转换器的一半(持续时间为两倍)，从而降低开关损耗。
图8.两相电流与单相电流波形对照
两相转换器的另一优势是在负载发生阶跃期间具有快速瞬态响应和较低的电压过冲/下冲。由于每相电流减少一半、电流纹波减小、纹波频率加倍，现在可将相位切换频率提高，进一步减小元件尺寸，提高转换器的闭环带宽，而不会达到器件的过热门限。
最终，当总负载电流增大时，无源元件的尺寸也增大。对于重载，单相buck转换器的电感可能非常大、效率低下。多相操作可减小每相电流，确保最优的外部元件尺寸。
单相至4相、1-4路输出、可配置Buck转换器，输出电流高达20A
举例说明，图9所示为可配置的单相至四相、单路至四路输出、大电流驱动、buck (降压)转换器。高效、较小的PCB方案尺寸、高输出电压精度、快速瞬态响应和快速串口使得该器件成为光收发器应用中DSP/PHY供电的理想选择。灵活的架构支持用户可选择的相路配置，例如4相(1路四相输出)、3 + 1 (两路输出：1路三相、1路单相)、2 + 2 (两路两相输出)、2 + 1 + 1 (三路输出：1路两相、2路单相)和1 + 1 + 1 + 1 (4路单相输出)。
单芯片处理器系统电源
通过选择正确的配置，单片IC即可为图3所示光收发器的DSP/PHY供电。图9中，2 + 1 + 1配置可为DSP/PHY数字、模拟及PLL部分供电。
图9.MAX77812 2+1+1应用图
高效
器件的2相效率曲线如图10所示(0.22μH、2520电感)，覆盖高达10A的电流范围。
图10.两相工作效率
得益于两相结构，即使在极低占空比下也可实现高效率(低VOUT)。
器件的单相效率曲线如图11所示(0.22μH、2520电感)，覆盖高达5A的电流范围。
图11.单相DC-DC效率
输出电压设置
通过串行接口，能够以5mV步长对输出电压进行编程。为微处理器供电时，精调功能能够最大程度降低轻载工作时的功率损耗。默认输出电压由工厂OTP (一次可编程)设定，可通过更新输出电压设置寄存器将其屏蔽，即使在使能输出之前即可实现。
启动和关断排序
MAX77812允许设置各相的启动和关断延迟时间。各相之间的启动和关断延时可在0至62ms (32级)范围内选择。该功能省去了外部电源顺序控制器，节省BOM成本和空间。
小尺寸
由于采用64焊球、0.4mm焊距WLP封装，并可使用小尺寸电感和电容，便于实现微小的PCB外形尺寸。可编程限流值根据系统实际要求最大程度地减小电感尺寸。图12所示PCB占位面积只有79mm2。
图12.小尺寸PCB 2 + 1 + 1 Buck转换器(78.75mm2)
高效、超小尺寸、单相Buck转换器
图4所示单相buck转换器可采用图13所示应用电路实现。
图13.单相Buck转换器
1.8V输出时的效率曲线如图14所示，该方案在绝大部分工作范围之内保持90%以上的效率。
图14.单相Buck转换器效率
应用电路占据最少的面积，如图15所示。WLP技术和较小的无源元件，最后得到的PCB尺寸只有7mm2。
图15.单相Buck转换器PCB (6.89mm2)
总结
我们讨论了光收发器在各级QSFP-DD设备中的最大功率约束条件下以及高速传输所带来的挑战。Maxim的高效率、小尺寸、单相至四相、单路至四路输出、大电流驱动Buck调节器是高速光收发器模块供电的理想选择。转换器的灵活架构允许用户灵活配置每相电路，很容易适应技术指标的变化，加快设计进程以及质量认证和产品上市时间。文中提出了单相、小尺寸、高效buck转换器作为示例，为光接口供电。
术语
DSP：数字信号处理器
PHY：物理层。物理层负责不同设备之间的位级传输，支持连接到物理介质的电气或机械接口，实现同步通信。
PLL：锁相环
QSFP-DD：四倍带宽、小尺寸、可插拔、双密度。
ROSA：接收器光学组件
SFP：小尺寸、可插拔
TIA：互阻放大器
TOSA：发送器光学组件
WLP：晶圆级封装
光网络接口
在光网络接口中，交换机(图1)和路由器等通信设备彼此相距较远(数千米)，采用光纤进行连接。交换机或路由器处理信息包，而带有光缆的收发器接口将接收到的光信号转换为电信号或由电信号转换成光信号。
图1.数据中心网络交换机上的SFP收发器模块，连接光缆
光收发器
光纤收发器(图2)是光纤传输网络的关键组件，采用小尺寸设计，集成集成光学组件支持高密度网络应用。
图2.用于网络交换机的光纤吉比特SFP收发器
光收发器模块(图3)主要包括发送器光学组件(TOSA)和接收器光学组件(ROSA)。TOSA由激光二极管、光接口、光电监测二极管、金属和/或塑料外壳、电气接口组成；ROSA由光电二极管、光接口、金属和/或塑料外壳、电气接口组成。互阻放大器(TIA)将光电二极管的电流转换为差分电压，供进一步处理。板载DSP/PHY负责通信协议的实施，而微控制器则配置DSP/PHY、光学组件和稳压器。模块电路由板载电源供电，该电源采用来自于主板的VCC (3.3V) 作为输入。3.3V电源经过滤波，消除收发器操作产生的电流尖峰。
图3.光收发器系统
最先进的QSFP-DD光收发器带宽提升到4倍、小尺寸且可插拔，有8种功率等级。等级越高，支持的数据率越高、电缆距离越长。举例说明，1级：峰值功率为1.5W、峰值电流为600mA时，通常可支持40Gbps速率，最远链路距离300m；7级：峰值功率为14W、峰值电流为5.6A时，预计可支持400Gbps，传输距离长达2km。8级功率最高(>14W、6A稳态电流)。
收发器电源
图4所示收发器电源网络标出了DSP/PHY数字、模拟和PLL供电电压的典型电流和电压范围，由多路输出稳压器(TRIPLE BUCK)供电。光学接口(激光驱动器、TIA、ROSA、TOSA)由1路稳压器(BUCK)供电。微控制器(MICRO)输入直接由3.3V供电。buck转换器必须具有高效率，以确保输入电源保持在模块对应等级的功率范围。
图4.收发器电源网络
多相结构
对于数字电路供电电源，要求高达8A峰值电流，两相错相工作的同步buck转换器是最佳方案，如图5所示。
图5.两相错相工作的Buck转换器
两相交错可确保降低纹波电流，进而降低电压纹波。每相工作频率较低时，可获得较低的总纹波电流。例如，图6所示占空比为33%时的两路180°错相调节器纹波电流，与2倍工作频率的单相方案相比，总纹波电流幅值降低一半。高频下的低输出电流纹波和电压纹波意味着输出可以使用更小电容，从而降低BOM。
图6.较低的两相电流纹波时间曲线
两相结构所需的输入电容也更少。总输入电流为两路错相电流之和(图7中的IIN1和IIN2)。此时，与单相操作相比，将总输入电流分散在整个时间内可降低输入电流的总RMS值，允许使用较小输入滤波电容。
图7.两相输出纹波电流及输出电流时间曲线
此外，当两种架构的输出纹波频率相同时，如图8所示，两相(2Φ，红色表示)比单相(1Φ，蓝色表示)效率更高。如果单相开关频率为双相开关频率(fSW)的两倍，单相架构也能实现高频、低电流纹波，但开关损耗较大。两种方法在一个周期内具有相同数量的跳变，但是两相转换器消耗的电流为单相转换器的一半(持续时间为两倍)，从而降低开关损耗。
图8.两相电流与单相电流波形对照
两相转换器的另一优势是在负载发生阶跃期间具有快速瞬态响应和较低的电压过冲/下冲。由于每相电流减少一半、电流纹波减小、纹波频率加倍，现在可将相位切换频率提高，进一步减小元件尺寸，提高转换器的闭环带宽，而不会达到器件的过热门限。
最终，当总负载电流增大时，无源元件的尺寸也增大。对于重载，单相buck转换器的电感可能非常大、效率低下。多相操作可减小每相电流，确保最优的外部元件尺寸。
单相至4相、1-4路输出、可配置Buck转换器，输出电流高达20A
举例说明，图9所示为可配置的单相至四相、单路至四路输出、大电流驱动、buck (降压)转换器。高效、较小的PCB方案尺寸、高输出电压精度、快速瞬态响应和快速串口使得该器件成为光收发器应用中DSP/PHY供电的理想选择。灵活的架构支持用户可选择的相路配置，例如4相(1路四相输出)、3 + 1 (两路输出：1路三相、1路单相)、2 + 2 (两路两相输出)、2 + 1 + 1 (三路输出：1路两相、2路单相)和1 + 1 + 1 + 1 (4路单相输出)。
单芯片处理器系统电源
通过选择正确的配置，单片IC即可为图3所示光收发器的DSP/PHY供电。图9中，2 + 1 + 1配置可为DSP/PHY数字、模拟及PLL部分供电。
图9.MAX77812 2+1+1应用图
高效
器件的2相效率曲线如图10所示(0.22μH、2520电感)，覆盖高达10A的电流范围。
图10.两相工作效率
得益于两相结构，即使在极低占空比下也可实现高效率(低VOUT)。
器件的单相效率曲线如图11所示(0.22μH、2520电感)，覆盖高达5A的电流范围。
图11.单相DC-DC效率
输出电压设置
通过串行接口，能够以5mV步长对输出电压进行编程。为微处理器供电时，精调功能能够最大程度降低轻载工作时的功率损耗。默认输出电压由工厂OTP (一次可编程)设定，可通过更新输出电压设置寄存器将其屏蔽，即使在使能输出之前即可实现。
启动和关断排序
MAX77812允许设置各相的启动和关断延迟时间。各相之间的启动和关断延时可在0至62ms (32级)范围内选择。该功能省去了外部电源顺序控制器，节省BOM成本和空间。
小尺寸
由于采用64焊球、0.4mm焊距WLP封装，并可使用小尺寸电感和电容，便于实现微小的PCB外形尺寸。可编程限流值根据系统实际要求最大程度地减小电感尺寸。图12所示PCB占位面积只有79mm2。
图12.小尺寸PCB 2 + 1 + 1 Buck转换器(78.75mm2)
高效、超小尺寸、单相Buck转换器
图4所示单相buck转换器可采用图13所示应用电路实现。
图13.单相Buck转换器
1.8V输出时的效率曲线如图14所示，该方案在绝大部分工作范围之内保持90%以上的效率。
图14.单相Buck转换器效率
应用电路占据最少的面积，如图15所示。WLP技术和较小的无源元件，最后得到的PCB尺寸只有7mm2。
图15.单相Buck转换器PCB (6.89mm2)
总结
我们讨论了光收发器在各级QSFP-DD设备中的最大功率约束条件下以及高速传输所带来的挑战。Maxim的高效率、小尺寸、单相至四相、单路至四路输出、大电流驱动Buck调节器是高速光收发器模块供电的理想选择。转换器的灵活架构允许用户灵活配置每相电路，很容易适应技术指标的变化，加快设计进程以及质量认证和产品上市时间。文中提出了单相、小尺寸、高效buck转换器作为示例，为光接口供电。
术语
DSP：数字信号处理器
PHY：物理层。物理层负责不同设备之间的位级传输，支持连接到物理介质的电气或机械接口，实现同步通信。
PLL：锁相环
QSFP-DD：四倍带宽、小尺寸、可插拔、双密度。
ROSA：接收器光学组件
SFP：小尺寸、可插拔
TIA：互阻放大器
TOSA：发送器光学组件
WLP：晶圆级封装
