Marvell论文更新 | 用于数据中心光互连的低功耗数字信号处理的最新进展

7/18/2024，光纤在线讯，文章来源： 逍遥设计自动化

导言
    人工智能和云计算的爆炸式增长导致数据中心对带宽的需求空前高涨。然而，这种增长正受到数据中心实际供电能力的制约，对可部署的硬件造成了极大的限制。由低功耗数字信号处理（DSP）芯片支持的可插拔光模块被广泛用于数据中心的高速互连。如何在保持或降低功耗的同时跟上带宽增长的步伐是一个持续的挑战。

    本文引用Marvell最新论文探讨最近在 DSP 设计方面的创新和权衡，这些创新和权衡使光收发器能够满足数据中心内和数据中心间互连应用日益增长的带宽需求。我们将介绍低功耗 DSP 架构、前向纠错 （FEC） 方案和自适应电源管理技术。

      
光收发器性能的历史趋势
    首先，让我们来看看过去二十年来光收发器技术的显著进步：

      
图 1 展示了 2000 年至 2024 年可插拔光模块的总数据传输率和功耗（归一化为 pJ/bit）的演变情况。

由图1我们可以观察到：
    1. 数据传输率提高了三个数量级，从 1 Gbps 提高到超过 1 Tbps。
    2. 每比特的能耗下降了两个数量级，从 1000 pJ/bit 降至约 10 pJ/bit。

    从简单的不归零（NRZ）到 PAM-4（4 级脉冲幅度调制）和相干调制等更先进的方案，多代调制格式都保持了这一趋势。

现代光模块的功率分解
    为了解现代光模块的功耗情况，让我们来看看典型的功耗分解：

      
图 2 显示了基于 DSP 的光模块各内部模块的归一化功耗。

主要观察：
    1. DSP 芯片的功耗约占模块总功耗的 50%。
    2. 其他功耗主要来自激光器、光学元件和模拟前端。
    3. 由于功率分配和转换损耗，还有 10-15% 的 ”功率开销”。

    这一细分凸显了优化 DSP 功耗以提高整体模块效率的重要性。

      
图 3. DSP 功耗细分：（a） 数据中心间的相干功耗；（b） 数据中心内的 IM/DD 功耗。

低功耗 DSP 设计
    现在，让我们深入探讨为相干（数据中心间）和直接检测（数据中心内）应用设计低功耗 DSP 的技术。

相干 DSP 架构
    对于相干应用，DSP 必须执行极化解复用、色度色散补偿和载波恢复等复杂任务。一个关键的挑战是如何在高符号率下高效地实现这些功能。

      
图 4（a） 显示了相干 DSP 接收器的简化框图。

主要组件包括:
    1. 模数转换器 （ADC）
    2. 色散补偿
    3. 定时恢复
    4. 自适应均衡
    5. 载波恢复
    6. 前向纠错（FEC）

    自适应均衡器是最耗电的模块之一。传统上，均衡器是以时域 FIR 滤波器的形式实现的，其复杂性与补偿信道损伤所需的抽头数量呈线性增长。为了降低功耗，现代设计通常在频域实现均衡。

      
图 5  用于相干接收器的频域前馈均衡器（FFE）。

    图 5 展示了用于相干接收器的频域前馈均衡器（FFE）。这种方法有以下几个优点：
    1. 计算复杂度随抽头数呈对数增长，而不是线性增长。
    2. 定时恢复可集成到均衡过程中，从而降低整体复杂度。
    3. 该架构非常适合分数间隔均衡，从而提高了性能。

      
图 6 比较了时域和频域滤波的复杂性与抽头数的函数关系。随着抽头数量的增加，频域方法的优势越来越明显。

直接检测 DSP 架构
    对于使用强度调制/直接检测（IM/DD）的数据中心内应用，可以简化 DSP 架构。

图 4（b） 显示了直接检测 DSP 接收器的框图。主要组件包括：
    1. 模数转换器 （ADC）
    2. 前馈均衡器 （FFE）
    3. 决策反馈均衡器 （DFE）
    4. 时钟和数据恢复（CDR）
    5. 前向纠错 （FEC）

    在 IM/DD 系统中，通常可以采用符号率采样，无需过采样和插值。这就降低了模拟前端和数字信号处理器的功耗。

    先进的均衡技术，如最大似然序列检测 （MLSD），可帮助补偿有限的模拟带宽，并进一步降低模拟级的功耗。

      
图 7 展示了 MLSD 在 200G PAM-4 系统中补偿色度色散的效果。与较简单的均衡技术相比，MLSD 方法可显著提高性能。

      
图 8 显示了 MLSD 如何在 200G PAM-4 系统中减轻有限模拟带宽的影响，从而降低模拟前端的功耗。

低功耗前向纠错（FEC）
    前向纠错对于实现现代光通信系统所需的误码率很重要。然而，前向纠错会消耗 DSP 功耗预算的很大一部分。让我们来看看低功耗 FEC 设计的一些方法：

      
图 9 比较了在不同应用中使用的三种 FEC 方案的性能：
    1. SFECL：用于 800G LR（长达 10 千米）应用 2.
    2. OFEC：在 800G ZR（最长 120 千米）应用中使用
    3. CFEC：在 400G ZR 应用中使用

    SFECL 方案采用内层软判定 BCH 码与外层硬判定里德-所罗门码相结合的连接码。这种方法在性能和功耗之间实现了良好的平衡。

基于迭代编织码的 OFEC 方案性能优越，但代价是复杂性和功耗增加。为了缓解这一问题，解码算法通常分为多个阶段：
    1. 使用软信息的第一阶段，迭代次数有限；
    2. 第二阶段使用硬解码消除残余错误
    这种多阶段方法有助于降低总体功耗，同时保持高性能。

概率星座整形（PCS）
    对于下一代 1.6T 相干收发器，可能需要进一步降低功耗，特别是在 ZR 和 ZR+ 应用中。一种很有前景的方法是使用概率星座整形（PCS）。

    PCS 的工作原理是降低传输高能量符号的概率，并利用节省的能量来增加剩余符号之间的距离。这就提高了整体噪声承受能力，并可与收发器其他部分（包括 FEC 本身）的功耗进行权衡。

      
图 10 显示了实现 PCS 的反向串联架构框图。分布匹配器（DM）控制传输符号振幅的概率，而系统 FEC 编码器则对成形数据进行操作。

自适应电压缩放
    自适应电压缩放（AVS）是降低数字电路功耗的一项强大技术。这种方法利用了同一制造工艺的不同芯片会因工艺变化而具有不同性能特征这一事实。

      
图 11 展示了使用 AVS 的 DSP 产品在整个芯片上最佳工作电压的变化。位于晶圆中心的芯片通常需要较高的电压，而位于中心周围环形区域的芯片则可以在较低的电压下工作。

      
图 12 比较了使用和不使用 AVS 的大量 DSP 的功耗：（a） 显示固定电压假设下的功耗；（b） 显示优化 AVS 控制下的功耗

    与固定电压设计相比，使用 AVS 可以降低 20% 以上的功耗，同时还能通过减少工艺变化的影响来提高产量。

结论
    随着数据中心带宽需求的不断增长，光互联的功率效率变得越来越重要。本文探讨了降低基于 DSP 的光收发器功耗的几项关键技术：
    1. 相干系统的频域均衡
    2. 直接检测系统的符号率采样和高级均衡
    3. 高性能 FEC 的多级解码
    4. 提高功率效率的概率星座整形 5.
    5. 自适应电压扩展，最大限度地减少工艺变化的影响

    通过将这些方法与 CMOS 技术的不断进步相结合，DSP 设计人员可以继续突破性能极限，同时满足现代数据中心严格的功耗限制。

    展望未来，要保持光互连中带宽不断增加、单位比特能耗不断降低的显著趋势，就必须对架构、电路设计和制造工艺进行全面优化。

参考文献
[1] Rahman, S. Das, V. Tarokh, C. Ai, and N. Pappas, ”Recent advances in low-power digital signal processing technologies for data center applications,” Journal of Lightwave Technology, vol. 42, no. 12, pp. 3287-3298, Jun. 2024.